PSP内部结构问题!

普林斯顿系统(冯·诺依曼)

结构在百度上搜了一下,没拆。

PSP CPU采用90 nm CMOS技术的7层铜导体工艺制造,由位于长崎早市的索尼半导体“SCEI Fab”晶圆厂量产。它包含600万个门,工作频率范围从1到333 MHz。频率可以根据应用需求进行调整,以达到降低功耗的目的。

PSP CPU运行在0.5 ~ 166 MHz (128位)的系统总线频率,因此可以推断其倍频设置为2,并且集成了4 MB嵌入式DRAM (eDRAM)。芯片采用540引脚LFBGA封装,内核电压为0.8V ~ 1.2V,I/O电压为2.5V~3.3V

PSP CPU实际上是90纳米工艺单芯片,集成了MIPS R4000 32位CPU核(1 ~ 333 MHz,包括浮点处理器FPU和矢量浮点处理器VFPU,具有2.6千兆次的计算能力)和3D绘图核(渲染引擎+表面引擎,512 bit/166 MHz 2MB EDRAM),安全单元(用于保护游戏/视频/音频内容和PSP系统),I/O

PSP的另一个重要部分是媒体处理单元(MPU),包括媒体引擎(MIPS R4000 32位CPU核,1 ~ 333 MHz,含浮点处理器FPU)、H.264解码引擎(H.264硬件加速)和虚拟动作引擎(VME,是一个虚拟加速器,可以动态使用。

再回到最重要的3D绘图核心,由渲染引擎+表面引擎组成,显存为2MB EDRAM(512 bit/166 MHz)。像素填充率可达每秒6.64亿,几何处理能力为每秒3500万多边形,58000次镶嵌(分为16)